原子级精度的制造工艺正在将硅这种经典计算的王者材料推向量子计算的最前沿。
《自然》杂志刊登了一项令人瞩目的成果，来自澳大利亚硅量子计算公司（Silicon Quantum Computing Pty Ltd）与新南威尔士大学的研究团队，成功展示了一款基于同位素纯化硅-28的11量子比特原子处理器。
该处理器由两个通过电子交换相互作用连接的多核自旋寄存器组成，在单量子比特和多量子比特门操作中实现了从99.10%到99.99%的超高保真度，并成功制备了包含多达8个核自旋的纠缠态。
极高保真度量子操控
在经典计算机的微缩化进程遭遇物理极限的今天，硅基量子计算因其与现有半导体工业的兼容性以及其较小的物理尺寸而备受关注。
然而，如何在增加量子比特数量的同时保持高保真度和高连通性，始终是阻碍其扩展的核心难题。
目前的超导、离子阱和中性原子处理器虽然在数量上占据优势，但在大规模制造和控制系统小型化方面面临各自的挑战。
相比之下，硅基量子处理器以其独特的优势正在快速崛起。
研究团队将这种基于硅中精确定位磷原子的技术称为“14|15平台”，这个名称源自硅（第14族）和磷（第15族）在元素周期表中的位置。
这项技术的核心在于利用扫描隧道显微镜（STM）进行氢光刻，以原子级的精度将磷原子安置在硅晶体中。
在这个11量子比特的处理器中，研究人员构建了两个独立的量子寄存器。
一个寄存器包含4个磷原子（标记为4P寄存器），另一个包含5个磷原子（标记为5P寄存器）。
这些磷原子被极其紧密地放置在一起，彼此之间的距离小于3纳米。
这种极近的距离使得同一个寄存器内的所有磷原子核能够通过超精细相互作用，耦合到同一个共享的电子上。
这个设计非常精妙。
原子核自旋作为数据量子比特，拥有长达数秒的相干时间，非常稳定；而共享的电子自旋则作为一个天然的辅助量子比特，不仅负责读取原子核的自旋状态，还充当了执行多量子比特逻辑门（如Toffoli门）的媒介。
通过使用残留硅-29同位素浓度低于200 ppm（百万分之二百）的同位素纯化硅-28作为衬底，研究人员极大地减少了环境磁噪声的干扰。
实验数据显示，这种材料纯度的提升直接转化为量子逻辑门性能的飞跃。
在对处理器进行的基础性能测试中，单量子比特的随机基准测试（1Q-RB）结果令人印象深刻。
除了一颗原子核（n4）之外，其余所有量子比特的门保真度都超过了99.90%，其中原子核n5的保真度更是高达99.99%。这种卓越的性能归功于极长的相干时间和极小的频率漂移。
对于相干时间的测量进一步证实了系统的稳定性。研究人员使用Ramsey和Hahn-echo两种方法测量了自旋的相位相干时间。
对于核自旋，Ramsey测量的相干时间在1到46毫秒之间，而经过Hahn-echo重聚焦脉冲处理后，相干时间被大幅延长，范围在3到660毫秒之间。
这表明，通过确定性的原子放置和自旋寄存器的优化设计，可以有效降低其对电场波动的敏感性。
电子自旋的表现同样稳健。证明了原子级制造工艺的一致性，也为后续更复杂的量子操作奠定了坚实的基础。
跨寄存器的高速量子链路
要实现量子处理器的规模化，仅仅在一个寄存器内增加量子比特是不够的，必须建立寄存器与寄存器之间的高速互连。
在14|15平台中，最快的耦合机制是由交换相互作用提供的。
在早期的研究中，虽然已经在天然硅中演示了原子量子比特之间的SWAP门，或者在同位素纯化硅中实现了量子点电子自旋的交换门，但在原子量子比特系统中，受限于双量子比特门的保真度，跨寄存器的连接一直是一个挑战。
这项研究通过精密的电压控制，在两个相距约13纳米的寄存器之间建立了一条基于电子交换相互作用的量子链路。
为了评估这条量子链路的性能，团队使用了交织双量子比特随机基准测试（2Q-RB）。
结果显示，电子-电子CROT门的保真度达到了99.64(8)%。这是一个非常关键的数据，因为它表明该系统已经具备了执行量子纠错协议所需的性能水平。
除了电子之间的连接，寄存器内部的核自旋控制也达到了极高的水准。
通过一种几何相位门（Geometric CZ gate），研究人员实现了核自旋之间的纠缠。
在5P寄存器中，对核自旋n6和n9进行的交织2Q-RB测试显示，核双量子比特CZ门的保真度高达99.90(4)%。
这个数值甚至超过了电子CROT门的表现，证明了在单个自旋寄存器内进行本地多量子比特操作具有极高的可靠性。
这种高保真度的连接能力，使得处理器能够在本地和非本地之间自由地传递量子信息。
为了进一步验证这种连接的实用性，研究团队进行了一系列贝尔态（Bell State）制备实验。
贝尔态是衡量两个量子比特纠缠程度的标准基准。
首先是在单个寄存器内部制备“本地贝尔态”。
以5P寄存器中的核自旋n6和n9为例，通过电子e2作为媒介，利用高保真的核CZ门，研究人员成功制备了四种最大纠缠贝尔态，平均状态保真度达到了99.2(3)%。
在对所有可能的本地核自旋对进行测试后，发现贝尔态保真度分布在91.4%到99.5%之间。
随后，挑战升级为“非本地贝尔态”，即纠缠分属于不同寄存器的两个核自旋。
这需要同时动用两个电子e1和e2，以及它们之间的交换耦合链路。
实验中，研究人员选择了4P寄存器中的n4和5P寄存器中的n9。
通过一系列精密的脉冲序列——包括将目标核自旋状态投影到电子上、执行电子间的交换操作、再投影回核自旋——成功实现了跨寄存器的纠缠。
非本地贝尔态的平均保真度为97.2(9)%，最高达到了97.0(2)%。
虽然由于操作步骤的增加和时间的延长，非本地纠缠的保真度略低于本地纠缠，但这依然证明了该平台在任意核自旋对之间建立纠缠的能力。
通向容错计算的路径
拥有了全互连的能力后，真正的考验在于能否同时纠缠更多的量子比特，这是展示量子处理器计算潜力的关键。
研究团队选择制备Greenberger–Horne–Zeilinger (GHZ) 态来对此进行基准测试。
GHZ态是一种涉及三个或更多子系统的最大纠缠量子态，对粒子之间的关联性极其敏感。
实验从最简单的三量子比特GHZ态开始，涉及4P寄存器的一个核自旋（n4）和5P寄存器的两个核自旋（n6, n9）。
通过组合本地和非本地的贝尔态电路，研究人员成功制备了这一状态。
完整的量子态层析成像（QST）显示，三量子比特GHZ态的保真度为90.8(3)%。
随后，研究人员逐步增加纠缠的核自旋数量。
随着参与纠缠的核自旋数量从3个增加到9个，可以看到在理想状态下的分布占比逐渐受到混合态的影响。然而，即便是在纠缠8个核自旋的情况下，获得的保真度依然足以证明存在真实的N体纠缠。
在量子信息理论中，只要GHZ态的保真度超过50%，就可以确认实现了真正的多体纠缠。实验数据显示，直到8个核自旋的纠缠态，其保真度依然保持在这一阈值之上。这标志着硅基原子量子比特系统在多体纠缠保持能力上取得了实质性的进展。
这项研究成果验证了一个模块化扩展的可行路径。
通过将多个多核自旋寄存器利用电子交换相互作用串联起来，可以在不牺牲单个量子比特优异性能的前提下，大幅提升处理器的规模和连接性。
尽管目前在涉及某些超精细耦合较弱的原子（如n5）时，保真度会有所下降，且随着纠缠粒子数的增加，错误率的累积不可避免，但这恰恰指明了优化的方向。
未来的工作将集中在通过原子制造技术进一步定制自旋寄存器，以增强超精细耦合，以及引入更复杂的动态解耦序列来抑制环境噪声。
参考资料：
https://www.nature.com/articles/s41586-025-09827-w